IFPB - Campus J Pessoa
Bacharelado em de Engenharia Elétrica
Sistemas Embarcados
Semestre: 2016.2
Prof. Dr. Ilton L Barbacena

 

BARREIRA ELETRÔNICA

 

Construção da PCI passo a passo utilizando o Proteus

Este texto tem o objetivo de orientar o usuário na elaboração de layout de uma placa de circuito impresso (pci) através de um exemplo prático. Neste exemplo estaremos elaborando uma PCI de uma placa para fazer uma barreira eletrônica. O emissor e receptor de infravermelho estão fora desta placa. Este projeto corresponde a uma atividade prevista no Curso Técnico de Eletrônica.

 

Projeto da Barreira Eletrônica

A seguir descreveremos as etapas:

  1. Elaboração do esquemático e simulação no ISIS (Exemplo: esquemático de uma barreira eletrônica)
  1. Ajuste do esquemático para o ARES (layout da placa)

Na folha do desenho não cabe os circuitos dos display de 7 segmentos com os transistores. Podemos aumentar o tamanho da folha ou adicionar uma folha no projeto atual. Se optar pela segunda opção, vá em Design / New Sheet. Vai aparecer uma folha nova, com o mesmo nome de arquivo. Agora é colocar a parte do desenho do circuito dos display de 7 segmentos.

Neste projeto podemos ter uma placa única ou duas, uma específica para os displys de 7 segmentos. Vamos trabalhar com uma placa separada, para os displays de 7 segmentos. Desta forma temos que ter um conector em cada placa e um cabo para fazer a conexão. Os conectores deverão possuir uma quantidade de pinos suficiente para atender as ligações. No caso, será necessário no mínimo 14 pinos para os seguintes sinais: A, B, C, D, E, F, G, H, DP, B1, B2, B3, GND E VCC. É necessário definir também se na placa separada, a dos displays, vai possuir apenas os displays ou os displays com os circuitos dos transistores.

Uma opção para a conecção das placas, seria utilizar o cabo flat de 34 pinos e o conector do mesmo, formado por 2 linhas de 17 pinos e duas colunas, espaçadas de 100mils, soldando em colunas duplas para cada sinal, para reforçar a solda. Veja figuras do conector indicado: ISIS e ARES (1 / 2).

O que está faltando definir? As ligações que interligam os pinos do arduino UNO / pinos do ATMEGA328 com o restante do projeto.

Considreando as diversas ligações do Atmega328 ao conector J22 (dos displays), utilizamos os pinos do mesmo lado do CI para facilitar a elaboração das trilhas, conforme apresentado no esquema final. Neste caso estamos considerando a elaboração de outra placa para os displays, utilizando o mesmo padrão do conector J22 e o cabo flat para interligação das placas.

Em seguida devemos checar nas propriedades dos componentes e se todos componentes possuem o PCB PACKAGE. Se não, escolher o PCB PACKAGE para aqueles que ainda esteja faltando. Uma alternativa para verificar se existe algum componente no projeto que não tenha PACKAGE é, no ISIS, ir ao menu DESIGN / DESIGN EXPLORER. Na última coluna aparece os PACKAGE de todos os componentes do projeto. Neste caso, se existir algum componente nestas condições, abrir o ARES e verificar os componentes entre os existentes nas bibliotecas, aquele que melhor atende seu projeto. Se não encontrar o PAKAGE para o componente, considere a opção de criar um PACKAGE novo e adicionar na biblioteca. Nos videos acima são apresentados os procedimentos de como proceder.

Por último devemos gerar o NETLIST, indo no menu TOOLS /Netlist Compiler. No box que abre iremos modificar apenas o OUTPUT. Inicialmente apenas escolha a opção VIEW para mostrar o arquivo na tela e imprima o documento no formato texto. Este arquivo é dividido em 3 partes: (1) Informações do projeto; (2) Informações individuais de cada componente usado no projeto; e (3) Descrição individual de cada nó, indicando o nome do mesmo, e os pinos que estão conectados ao mesmo. Nesta etapa preocupe-se em conferir todos as ligações nos nós. Veja por exemplo no último nó, o VCC, e observe quais pinos do CI estão conectados neste nó, e verifique se está correto. Em seguida repetir o procedimento anterior, TOOLS /Netlist Compiler, agora marcando a opção FILE em OUTPUT, e salve o arquivo na mesma pasta dos arquivos anteriores.Guarde o nome do arquivo do NETLIST, vai precisar dele depois. Nesta fase, pode acontecer de retornar algum erro na geração do NETLIST, possivelmente exista algum componentes com mesma referência (exemplo 2 R1 no projeto) e neste caso, deve verificar a mensagem de erro e corrigí-la, e repetir o procedimento até gerar o NETLIST, sem erro.

  1. Clique no último ícone da direita e acima, em ARES
  2. Clique no ícone 2D Graphics Box Mode, a esquerda, e escolha o layer Board Edge, na parte inferior a esquerda. Faça um quadrado na tela correspondente ao tamanho inicial da pci. Este tamanho poderá ser mudado durante o projeto. Se o tamanho ficar pequeno vai dar erro no procedimento seguinte, e já terá que refazer.
  3. No ARES, vá VIEW e marque Snap 50th. Depois vá em TOOLS / AUTO PLACE. Se der erro, considere a opção de aumentar o tamanho da placa, no procedimento anterior e repita o procedimento. Pode dar erro de DRC, devido a regras de distâncias mínimas default, entre PAD-PAD, PAD-TRILHA, etc. Neste caso veja onde estiver vermelho, na folha, e confira a que distância se refere.
  4. Agora já estamos na principal fase do projeto. Trata-se da definição da disposição dos componentes na placa. Trata-se da localização dos componentes na placa. Deve-se dispor os componentes de forma que as trilhas entre as ligações dos nós tenham a mesnor distância e, ao final, a placa não tenha dimensões maiores que o necessário. Os conectores devem ficar nas laterais da placa para receber os cabos. Os compoenentes que esquentam devem ficar mais isolados na placa. Os leds ou display, quando soldados na placa, devem ver a questãod e estética, etc. Na folha do projeto existem algumas setas de indicação para deslocamento dos componentes. As outras linhas são indicativas de onde deve existir trilhas. Veja o layout final que cheguei. Salvei novamente com 2 nomes diferentes.
  5. Em seguida, clique no ícone Track Mode, depois em default, e escolha trilha de 30mils (th) para o default.
  6. Para placa de face simples vá em Technology / Design Rule Manager / Net Classes, em Pair 1, defina para ambos os sentidos de routeamento automático, para o layer Bottom Copper.
  7. Antes de routear, deve-se verificar se as dimenssões dos PADS dos componentes atendem as necessidades da placa. recomenda-se um dimenssão mínima de C - 80 x 30 (circular) ou S - 80 x 40 (retângulo). Este é o momento de ajustar o tamanho dos PADS.
  8. Vá em TOOLS / AUTO ROUTER / Begin Routing.
  9. A placa está, agora, está pronta para se fazer os acabamentos. Neste momento, deve-se corrigir alguns traçados de trilhas, e inclusive mudar componentes de lugar para reduzir os jumpers.
  10. Para ver dimensões da placa vá em FILE / BOARD STATISTICS
  11. Impressão, ver videos, OUTPUT / PRINT:
    1. Folha1: Marcar os layers TOP, TOP SILK e BOARD EDGE, 100%, normal,
    2. Folha2 (ferro de passar): Marcar apenas os layers BOTTOM COOPER e BOARD EDGE, 100%, Normal
    3. Folha3 (manual): Marcar apenas os layers BOTTOM COOPER e BOARD EDGE, 100%, Mirror

Projeto da Barreira Eletrônica - Versões da PCI

Dicas para confeccionar a pci

Baixar e instalar o Proteus / Versão instalada no Laboratório:

Mais apostilas sobre Proteus: 1 / 2 / 3 / 4 / 5